

实验一 编码器的设计及应用实验

1. 实验目的：

学习组合逻辑电路编码器的设计方法及应用。

2. 实验内容：

用 verilog 来实现 8-3 编码器。

(1) 设计完成的器件功能简述

LED 灯对应 FPGA 的引脚：

Led15	Led14	Led13
H7	D5	A3

拨码开关对应 FPGA 引脚：

K7	K6	K5	K4	K3	K2	K1	K0
AC21	AD24	AC22	AC23	AB6	W6	AA7	Y6
开关顺序从左往右，拨上为 0，拨下为 1							

(2) 真值表

输入 in[7:0]								输出 out[2:0]		
in[7]	in[6]	in[5]	in[4]	in[3]	in[2]	in[1]	in[0]	out[2]	out[1]	out[0]
1	0	0	0	0	0	0	0	1	1	1
0	1	0	0	0	0	0	0	1	1	0
0	0	1	0	0	0	0	0	1	0	1
0	0	0	1	0	0	0	0	1	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	0	0	1	0	0	0

(3) verilog 程序

```
module encode8_3(  
    input [7:0] in,  
    output [2:0] out  
);  
    reg [2:0] out;  
    always @(in) begin  
        case(in)  
            8'b00000001: out=3'b000;  
            8'b00000010: out=3'b001;  
            8'b00000100: out=3'b010;  
            8'b00001000: out=3'b011;  
        endcase  
    end
```

```

            8'b00010000: out=3'b100;
            8'b00100000: out=3'b101;
            8'b01000000: out=3'b110;
            8'b10000000: out=3'b111;
            default: out=3'bxxx;
        endcase
    end
endmodule

```


(4) 仿真文件


```

module encode8_3_tb( );
    reg[7:0] in;
    wire[2:0] out;
    encode8_3 u0(.in(in),.out(out));
    always begin
        in=8'b00000001;#20;
        in=8'b00000010;#20;
        in=8'b00000100;#20;
        in=8'b00001000;#20;
        in=8'b00010000;#20;
        in=8'b00100000;#20;
        in=8'b01000000;#20;
        in=8'b10000000;#20;
    end
endmodule

```

(5) 电路原理图 (RTL)





3. 简要操作步骤

(1) 建立新工程

(2) 创建或添加设计文件

添加源文件 Project Manager->Add sources->Add or create design sources->Create File, 开始输入程序代码

(3) 行为仿真

编写测试代码

(4) 综合 - - Synthesis


参照实验板原理图和引脚对应关系表，在 I/O Ports 栏下输入正确的 Package Pin，针对本实验板，I/O Std 要统一设置为 LVCMOS33。设置完成保存为约束文件。打开并通过拍照或截屏方式保存电路原理图（RTL）。

(5) 设计的实现与验证

综合、布局布线并产生可烧写文件，扩展名为.bit。打开实验箱电源，进入硬件管理界面，Auto Connect 自动连接器件。通过开关完成数据输入，观察指示灯的亮灭情况，验证实验的正确性（注意开关向上为 0，向下为 1，灯亮为 0，灯灭为 1）。

4. 实验结果

(1) 功能仿真波形



(2) 实验现象记录

